Αυτό το
κύκλωμα μπορεί να διαιρέσει τη συχνότητα ενός
συμβατού τετραγωνικού σήματος στάθμης TTL, με έναν
συντελεστή από 0 έως 999. Το κύκλωμα περιλαμβάνει
τρεις δεκαδικούς μετρητές IC1 έως IC3 και μερικές NAND
πύλες. Τα τρία 7490 είναι συνδεσμολογημένα σε σειρά
και μετρούν το σήμα εισόδου. Όταν όλες οι είσοδοι
του IC4 παίρνουν υψηλή στάθμη , η έξοδος πηγαίνει
σε χαμηλή. Αυτό προκαλεί την διέγερση των IC5B και
IC5C, το οποίο παρέχει έναν σύντομο παλμό εξόδου. Η
έξοδος του IC5A γίνεται υψηλή, γίνεται
επανεκκίνηση των τριών μετρητών και η απαρίθμηση
αρχίζει πάλι. Για να προγραμματίσουμε το μετρητή
είναι πρώτα απαραίτητο να μετατρέψουμε το
δυαδικό σε το δεκαδικό κώδικα (BCD), που
αντιστοιχεί στο αντίστοιχο συντελεστή
διαίρεσης, που θέλουμε να πετύχουμε. Στο
παράδειγμα που εμφανίζεται, στο κύκλωμα, ο
συντελεστής διαίρεσης είναι 569. Οι
αχρησιμοποίητες είσοδοι του IC4 συνδέονται με τα +
5V μέσω μιας αντίστασης 1K. Σημειώστε ότι το
κύκλωμα δεν θα διαιρέσει με συντελεστή 777,
δεδομένου ότι αυτό θα απαιτούσε 9 εισόδους από το
IC4, αλλά υπάρχουν μόνον 8 είσοδοι διαθέσιμες
This circuit will divide
the frequency of a TTL compatible square wave signal by a factor from 0 to 999. The
circuit comprises three decade counters IC1 to IC3 and a few NAND gates. The three
7490’s are cascaded and count is the input signal. When the desired and count reached
all the inputs of IC4 become high, so the output goes low. This triggers the monostable
consisting of IC5B and IC5C, which provides a sort output pulse. The output of IC5A goes
high, resetting the three counters and the count then begins again. To program the counter
it is first necessary to work out the binary coded decimal (BCD) equivalent of the
required division ratio. In the example shown the division ratio is 569. The unused inputs
of IC4 are connected to +5V via a 1K resistor. Note that the circuit will not divide by
777, since this would require 9 inputs to IC4 and only 8 are available. |
